( en | de | ru )

 

Disambiguierung von "Nitta, Koyo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
FPGA-Based Network Microburst Analysis System with Flow Specification and Efficient Packet Capturing.

, , , , , und . ASAP, Seite 29-32. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ryukyo Nitta

Suteera Nittayananta

 

Weitere Publikationen von Autoren mit dem selben Namen

A 4: 2: 2P@ML MPEG-2 video encoder board using an enhanced MP@ML video encoder LSI., , , , und . IEEE Trans. Consumer Electronics, 45 (4): 1130-1133 (1999)Low Delay 4K 120fps HEVC Decoder with Parallel Processing Architecture., , , , , , , und . COOL CHIPS, Seite 1-3. IEEE, (2019)A Power Reduction Scheme with Partial Sleep Control of ONU Frame Buffer in Operation., , und . IEICE Trans. Commun., 104-B (5): 481-489 (2021)Real-Time Image Processing Based on Service Function Chaining Using CPU-FPGA Architecture., , und . IEICE Trans. Commun., 103-B (1): 11-19 (2020)OpenCL-Based Design of an FPGA Accelerator for H.266/VVC Transform and Quantization., , , , , , , und . MWSCAS, Seite 1-4. IEEE, (2022)An Efficient Reference Image Sharing Method for the Parallel Video Encoding Architecture., , , , , , , und . COOL CHIPS, Seite 1-3. IEEE, (2022)Video Service Function Chaining with a Real-time Packet Reordering Circuit., , und . ISCAS, Seite 1-5. IEEE, (2018)Single-Chip MPEG-2 422P@HL CODEC LSI with Multi-Chip Configuration for Large Scale Processing beyond HDTV Level., , , , , , , , , und 1 andere Autor(en). DATE, Seite 20002-20007. IEEE Computer Society, (2003)FPGA-Based Network Microburst Analysis System with Flow Specification and Efficient Packet Capturing., , , , , und . ASAP, Seite 29-32. IEEE, (2020)Motion Estimation and Compensation Hardware Architecture with Hierarchy of Flexibility in Video Encoder LSIs.. Kyoto University, Japan, (2015)