( en | de | ru )

 

Disambiguierung von "Raychowdhury, Arijit"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Defect Oriented Testing of Analog Circuits Using Wavelet Analysis of Dynamic Supply Current.

, , und . J. Electron. Test., 21 (2): 147-159 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Arijit Ghosh

Arijit Kundu

Arijit Maitra

Arijit Biswas

Arijit Mukherjee

 

Weitere Publikationen von Autoren mit dem selben Namen

Learning to Walk: Spike Based Reinforcement Learning for Hexapod Robot Central Pattern Generation., , , und . AICAS, Seite 208-212. IEEE, (2020)XBAROPT - Enabling Ultra-Pipelined, Novel STT MRAM Based Processing-in-Memory DNN Accelerator., , , und . AICAS, Seite 36-40. IEEE, (2020)Energy-Recovery Techniques to Reduce On-Chip Power Density in Molecular Nanotechnologies., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 52-I (8): 1580-1589 (2005)A Survey of FPGA-Based Robotic Computing., , , , , , , und . CoRR, (2020)OPTIMO: A 65-nm 279-GOPS/W 16-b Programmable Spatial-Array Processor with On-Chip Network for Solving Distributed Optimizations via the Alternating Direction Method of Multipliers., , , und . IEEE J. Solid State Circuits, 55 (3): 629-638 (2020)A 65nm 376nA 0.4V linear classifier using time-based matrix-multiplying ADC with non-linearity aware training., und . A-SSCC, Seite 309-312. IEEE, (2017)MAVFI: An End-to-End Fault Analysis Framework with Anomaly Detection and Recovery for Micro Aerial Vehicles., , , , , , , und . CoRR, (2021)EM-X-DL: Efficient Cross-device Deep Learning Side-channel Attack With Noisy EM Signatures., , , , , und . ACM J. Emerg. Technol. Comput. Syst., 18 (1): 4:1-4:17 (2022)Online Reward-Based Training of Spiking Central Pattern Generator for Hexapod Locomotion., , , und . VLSI-SOC, Seite 208-209. IEEE, (2020)Towards CIM-friendly and Energy-Efficient DNN Accelerator via Bit-level Sparsity., und . VLSI-SoC, Seite 1-2. IEEE, (2022)