( en | de | ru )

 

Disambiguierung von "Shihab, Mustafa M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design Obfuscation through Selective Post-Fabrication Transistor-Level Programming.

, , , , , , , und . DATE, Seite 528-533. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Samir Shihab

Mustafa Mustafa

Mustafa Zaki Mustafa

Yomna M Sameer Mustafa Morsy

Mustafa Billur

 

Weitere Publikationen von Autoren mit dem selben Namen

Physically and Algorithmically Secure Logic Locking with Hybrid CMOS/Nanomagnet Logic Circuits., , , , , , , , und . DATE, Seite 17-22. IEEE, (2022)CASPER: CAD Framework for a Novel Transistor-Level Programmable Fabric., , , , , , und . ISCAS, Seite 1-5. IEEE, (2020)Secure Logic Locking with Strain-Protected Nanomagnet Logic., , , , , , , , , und 3 andere Autor(en). DAC, Seite 127-132. IEEE, (2021)Design Obfuscation through Selective Post-Fabrication Transistor-Level Programming., , , , , , , und . DATE, Seite 528-533. IEEE, (2019)FuncTeller: How Well Does eFPGA Hide Functionality?, , , , , und . USENIX Security Symposium, Seite 5809-5826. USENIX Association, (2023)Couture: Tailoring STT-MRAM for Persistent Main Memory., , , , und . INFLOW@OSDI, USENIX Association, (2016)Functional Obfuscation of Hardware Accelerators through Selective Partial Design Extraction onto an Embedded FPGA., , , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 171-176. ACM, (2019)Energy Efficient Power Distribution on Many-Core SoC., und . VLSID, Seite 488-493. IEEE, (2019)OpenNVM: An open-sourced FPGA-based NVM controller for low level memory characterization., , , , , und . ICCD, Seite 666-673. IEEE Computer Society, (2015)Extending the Lifetime of Coarse-Grained Runtime Reconfigurable FPGAs by Balancing Processing Element Usage., , , , und . FPT, Seite 291-294. IEEE, (2019)