( en | de | ru )

 

Disambiguierung von "Pionteck, Thilo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A concept of a trust management architecture to increase the robustness of nano age devices.

, und . DSN Workshops, Seite 142-147. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thilo Pionteck

Jürgen Pionteck

Hans Thilow

Heinz Thilo

Detlev Thilo-Körner

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of a reconfigurable AES encryption/decryption engine for mobile terminals., , , , und . ISCAS (2), Seite 545-548. IEEE, (2004)Continuous live-tracing as debugging approach on FPGAs., , , und . ReConFig, Seite 1-8. IEEE, (2017)A cycle-accurate Network-on-Chip simulator with support for abstract task graph modeling., und . ISSoC, Seite 1-6. IEEE, (2014)Ratatoskr: An open-source framework for in-depth power, performance and area analysis in 3D NoCs., , , , , und . CoRR, (2019)Adaptive allocation of default router paths in Network-on-Chips for latency reduction., , und . HPCS, Seite 140-147. IEEE, (2016)A simulation environment for design space exploration for asymmetric 3D-Network-on-Chip., , , , und . ReCoSoC, Seite 1-8. IEEE, (2016)Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren., , , , und . ARCS Workshops, Volume P-41 von LNI, Seite 155-164. GI, (2004)Architecture, Dataflow and Physical Design Implications of 3D-ICs for DNN-Accelerators., , , , , , und . ISQED, Seite 60-66. IEEE, (2021)Teaching Informatics Students the Secrets of Hardware Design.. MSE, Seite 31-32. IEEE Computer Society, (2007)Coding-aware Link Energy Estimation for 2D and 3D Networks-on-Chip with Virtual Channels., , , , und . PATMOS, Seite 222-228. IEEE, (2018)