( en | de | ru )

 

Disambiguierung von "Huang, Leilei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Compact and Configurable Long Short-Term Memory Neural Network Hardware Architecture.

, , , , und . ICIP, Seite 4168-4172. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Leilei Li

Leilei Zhu

Feiqing Huang

Haishi Huang

Zhida Huang

 

Weitere Publikationen von Autoren mit dem selben Namen

A hardware-friendly method for rate-distortion optimization of HEVC intra coding., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2014)A 88%-Peak-Efficiency 10-mV-Voltage-Ripple Dual-Mode Switched-Capacitor DC-DC Converter for Ultra-Low-Power Battery Management., , , , , , , und . ISCAS, Seite 1-5. IEEE, (2023)An 8K@120fps Hardware Implementation for Decoder-Side Motion Vector Refinement in VVC., , , , und . ISCAS, Seite 1-5. IEEE, (2024)Benchmark Dataset and Pair-Wise Ranking Method for Quality Evaluation of Night-Time Image Enhancement., , , , , und . IEEE Trans. Multim., (2024)Quantum key distribution based on a Sagnac loop interferometer and polarization-insensitive phase modulators., , , und . ISIT, Seite 2090-2093. IEEE, (2006)Joint Network Function Deployment and Route Selection for Energy Consumption Optimization in SDN., , , , und . WCSP, Seite 625-630. IEEE, (2020)Quarter LCU based integer motion estimation algorithm for HEVC., , , und . ICIP, Seite 2018-2021. IEEE, (2016)A High-Throughput and Compact Hardware Implementation for the Reconstruction Loop in HEVC Intra Encoding., , , und . IEICE Trans. Electron., 100-C (6): 643-654 (2017)A Combined Deblocking Filter and SAO Hardware Architecture for HEVC., , , , , , und . IEEE Trans. Multim., 18 (6): 1022-1033 (2016)A Micro-Code-Based IME Engine for HEVC and Its Hardware Implementation., , , und . IEICE Trans. Electron., 102-C (10): 756-765 (2019)