( en | de | ru )

 

Disambiguierung von "Verbauwhede, Ingrid"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Monte Carlo PUF.

, , , , und . FPL, Seite 1-6. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ingrid Lühr

Internationale Rechnungslegung für kleine und mittelgroße Unternehmen. Uni Hagen, (2009)

Ingrid Simon

Ingrid Arndt

Ingrid Ridelis

Ingrid Krüger

 

Weitere Publikationen von Autoren mit dem selben Namen

Place and Route for Secure Standard Cell Design., und . CARDIS, Volume 153 von IFIP, Seite 143-158. Kluwer/Springer, (2004)Synthesis of Secure FPGA Implementations., und . IACR Cryptology ePrint Archive, (2004)Efficient Software Implementation of Ring-LWE Encryption., , , und . IACR Cryptology ePrint Archive, (2014)Clock tree optimization in synchronous CMOS digital circuits for substrate noise reduction using folding of supply current transients., , , , , , und . DAC, Seite 399-404. ACM, (2002)Synthesis for real time systems: Solutions and challenges., und . VLSI Signal Processing, 9 (1-2): 67-88 (1995)Analysis of multidimensional DSP specifications., , und . IEEE Trans. Signal Process., 44 (12): 3169-3174 (1996)Iteration Bound Analysis and Throughput Optimum Architecture of SHA-256 (384, 512) for Hardware Implementations., , und . WISA, Volume 4867 von Lecture Notes in Computer Science, Seite 102-114. Springer, (2007)Teaching HW/SW codesign with a Zynq ARM/FPGA SoC., , , , , und . EWME, Seite 63-66. IEEE, (2018)Lightweight Prediction-Based Tests for On-Line Min-Entropy Estimation., , , und . IEEE Embed. Syst. Lett., 9 (2): 45-48 (2017)Unlocking the design secrets of a 2.29 Gb/s Rijndael processor., , und . DAC, Seite 634-639. ACM, (2002)