( en | de | ru )

 

Disambiguierung von "Balankutty, Ajay"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1.41pJ/b 224Gb/s PAM-4 SerDes Receiver with 31dB Loss Compensation.

, , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 114-116. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ajay Chavan

Godwin Olu Ajayi

Ajay Wakhloo

Ajay Moza

Oluyede Ajayi

 

Weitere Publikationen von Autoren mit dem selben Namen

A 112Gb/s PAM-4 transmitter with 3-Tap FFE in 10nm CMOS., , , , , , , , und . ISSCC, Seite 102-104. IEEE, (2018)Design of 224Gb/s DSP-Based Transceiver in CMOS Technology: Signal Integrity, Architecture, Circuits, and Packaging., , , , , , , , , und 13 andere Autor(en). CICC, Seite 1-8. IEEE, (2024)A 0.6V 32.5mW Highly Integrated Receiver for 2.4GHz ISM-Band Applications., , , und . ISSCC, Seite 366-367. IEEE, (2008)A 0.6-V Zero-IF/Low-IF Receiver With Integrated Fractional-N Synthesizer for 2.4-GHz ISM-Band Applications., , , und . IEEE J. Solid State Circuits, 45 (3): 538-553 (2010)Mismatch Characterization of Ring Oscillators., , , und . CICC, Seite 515-518. IEEE, (2007)56G/112G Link Foundations Standards, Link Budgets & Models., , und . CICC, Seite 1-95. IEEE, (2019)8.1 Lakefield and Mobility Compute: A 3D Stacked 10nm and 22FFL Hybrid Processor System in 12×12mm2, 1mm Package-on-Package., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 144-146. IEEE, (2020)A 56GHz Receiver Analog Front End for 224Gb/s PAM-4 SerDes in 10nm CMOS., , , , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2021)8.1 A 224Gb/s DAC-Based PAM-4 Transmitter with 8-Tap FFE in 10nm CMOS., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 126-128. IEEE, (2021)3.5 A 16-to-40Gb/s quarter-rate NRZ/PAM4 dual-mode transmitter in 14nm CMOS., , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)