Autor der Publikation

Efficient logic-level timing analysis using constraint-guided critical path search.

, und . IEEE Trans. Very Large Scale Integr. Syst., 4 (3): 346-355 (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient logic-level timing analysis using constraint-guided critical path search., und . IEEE Trans. Very Large Scale Integr. Syst., 4 (3): 346-355 (1996)Postroute gate sizing for crosstalk noise reduction., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (12): 1670-1677 (2004)Improved sequential ATPG using functional observation information and new justification methods., , und . ED&TC, Seite 262-266. IEEE Computer Society, (1995)Predicting Circuit Performance Using Circuit-level Statistical Timing Analysis., , , , und . EDAC-ETC-EUROASIC, Seite 332-337. IEEE Computer Society, (1994)Slope Propagation in Static Timing Analysis., , , , und . ICCAD, Seite 338-343. IEEE Computer Society, (2000)A Methodology for Chip-Level Electromigration Risk Assessment and Product Qualification., , , , , , und . ISQED, Seite 232-237. IEEE Computer Society, (2004)Static Electromigration Analysis for Signal Interconnects., , , , , und . ISQED, Seite 377-382. IEEE Computer Society, (2003)Integrated modelling of thermal and visual image generation., , und . CVPR, Seite 356-362. IEEE, (1989)ClariNet: a noise analysis tool for deep submicron design., , , , , , , , und . DAC, Seite 233-238. ACM, (2000)Stand-by Power Minimization Through Simultaneous Threshold Voltage Selection and Circuit Sizing., , , , , , und . DAC, Seite 436-441. ACM Press, (1999)