( en | de | ru )

 

Disambiguierung von "Sasao, Tsutomu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cascade Realization of 3-Input 3-Output Conservative Logic Circuits.

, und . IEEE Trans. Computers, 27 (3): 214-221 (1978)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tsutomu Munakata

Tsutomu Haga

 

Weitere Publikationen von Autoren mit dem selben Namen

Cascade Realization of 3-Input 3-Output Conservative Logic Circuits., und . IEEE Trans. Computers, 27 (3): 214-221 (1978)BDD representation for incompletely specifiedvmultiple-output logic functions and its applications to functional decomposition., und . DAC, Seite 373-378. ACM, (2005)Comparison of Decision Diagrams for Multiple-Output Logic Functions., , und . IWLS, Seite 379-384. (2002)Maximally Asymmetric Multiple-Valued Functions., und . ISMVL, Seite 188-193. IEEE, (2019)Decision Diagrams for Discrete Functions: Classification and Unified Interpretation., und . ASP-DAC, Seite 439-446. IEEE, (1998)Remarks on the Design of First Digital Computers in Japan - Contributions of Yasuo Komamiya., , , und . EUROCAST (1), Volume 12013 von Lecture Notes in Computer Science, Seite 123-130. Springer, (2019)A Balanced Decision Tree Based Heuristic for Linear Decomposition of Index Generation Functions., , und . IEICE Trans. Inf. Syst., 100-D (8): 1583-1591 (2017)A Systematic Design Method for Two-Variable Numeric Function Generators Using Multiple-Valued Decision Diagrams., , und . IEICE Trans. Inf. Syst., 93-D (8): 2059-2067 (2010)Row-shift decompositions for index generation functions.. DATE, Seite 1585-1590. IEEE, (2012)On the Adders with Minimum Tests., und . Asian Test Symposium, Seite 10-15. IEEE Computer Society, (1997)