Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Elimination of false aggressors using the functional relationship for full-chip crosstalk analysis., , , , und . ISQED, Seite 344-347. IEEE Computer Society, (2003)Chemical-mechanical polishing aware application-specific 3D NoC design., , , und . ICCAD, Seite 207-212. IEEE Computer Society, (2011)Stress-driven 3D-IC placement with TSV keep-out zone and regularity study., , , , und . ICCAD, Seite 669-674. IEEE, (2010)Crosstalk Noise Variation Assessment and Analysis for the Worst Process Corner., und . ISQED, Seite 352-356. IEEE Computer Society, (2008)Overlay aware interconnect and timing variation modeling for double patterning technology., und . ICCAD, Seite 488-493. IEEE Computer Society, (2008)Dealing with IC manufacturability in extreme scaling (Embedded tutorial paper)., , , , , , , und . ICCAD, Seite 240-242. ACM, (2012)Double patterning layout decomposition for simultaneous conflict and stitch minimization., , und . ISPD, Seite 107-114. ACM, (2009)A new graph-theoretic, multi-objective layout decomposition framework for double patterning lithography., , , , und . ASP-DAC, Seite 637-644. IEEE, (2010)Layout aware line-edge roughness modeling and poly optimization for leakage minimization., und . DAC, Seite 447-452. ACM, (2011)TSV stress aware timing analysis with applications to 3D-IC layout optimization., , , , und . DAC, Seite 803-806. ACM, (2010)