( en | de | ru )

 

Disambiguierung von "Yu, Dunshan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Efficient VLSI Implementation of Distributed Architecture for DWT.

, , , , und . MMSP, Seite 364-367. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yu-Ting Yu

Yu-Yu Su

Sze-Man Yu

Metal complexes with enolatoimine ligands for controlled olefin polymerizations. Uni Konstanz, (2009)

Hangxing Yu

Na Yu

 

Weitere Publikationen von Autoren mit dem selben Namen

Employing the mixed FBB/RBB in the design of FinFET logic gates., , , , , , und . ASICON, Seite 1-4. IEEE, (2015)A high-efficient and accurate fault model aiming at FPGA-based AES cryptographic applications., , , , , , und . ASICON, Seite 1-4. IEEE, (2015)FPGA Implementation of Quantized Convolutional Neural Networks., , , , , und . ICCT, Seite 1605-1610. IEEE, (2019)Polymorphic gate based IC watermarking techniques., , , , , , und . ASP-DAC, Seite 90-96. IEEE, (2018)A 3D Convolutional Neural Network for Emotion Recognition based on EEG Signals., , , , und . IJCNN, Seite 1-6. IEEE, (2020)Ultralow-power high-speed flip-flop based on multimode FinFETs., , , , , und . Sci. China Inf. Sci., 59 (4): 042404:1-042404:11 (2016)A Discrete STFT Processor for Real-time Spectrum Analysis., , und . APCCAS, Seite 1943-1946. IEEE, (2006)A CMOS Differential Difference Amplifier with Reduced Nonlinearity Error of Interpolation for Interpolating ADCs., , und . APCCAS, Seite 9-12. IEEE, (2006)A Dynamic-Adjusting Threshold-Voltage Scheme for FinFETs low power designs., , , , , , , und . ISCAS, Seite 129-132. IEEE, (2013)Design of Low-Power High-Performance FinFET Standard Cells., , , , , und . CSSP, 37 (5): 1789-1806 (2018)