( en | de | ru )

 

Disambiguierung von "Ramesh, S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimization of Retention in Ferroelectricity Boosted Gate Stacks for 3D NAND.

, , , , , , , und . IMW, Seite 1-4. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ramesh Ummanni

Ramesh Boggula

Ramesh Sharma

Ramesh Sheth

Ramesh Samanta

 

Weitere Publikationen von Autoren mit dem selben Namen

Multiple Mutation Testing from Finite State Machines with Symbolic Inputs., , und . ICTSS, Volume 10533 von Lecture Notes in Computer Science, Seite 108-125. Springer, (2017)A simulation condition for correct asynchronous implementation of synchronous design., , , und . ACC, Seite 1728-1733. IEEE, (2008)Bridge Over Troubled Wrappers: Automated Interface Synthesis., , und . VLSI Design, Seite 189-194. IEEE Computer Society, (2004)k-time Forced Simulation: A Formal Verification Technique for IP Reuse., , und . ICCD, Seite 50-55. IEEE Computer Society, (2002)SmartTestGen+: A Test Suite Booster for Enhanced Structural Coverage., , , und . ICTAC, Volume 7521 von Lecture Notes in Computer Science, Seite 164-167. Springer, (2012)Some results on Parametric Temporal Logic., , und . Inf. Process. Lett., 111 (20): 994-998 (2011)Efficient coverage of parallel and hierarchical stateflow models for test case generation., , , und . Softw. Test. Verification Reliab., 22 (7): 457-479 (2012)Slicing tools for synchronous reactive programs., , und . ISSTA, Seite 217-220. ACM, (2004)Randomized directed testing (REDIRECT) for Simulink/Stateflow models., , und . EMSOFT, Seite 217-226. ACM, (2008)Extending Statecharts with Temporal Logic., und . IEEE Trans. Software Eng., 24 (3): 216-231 (1998)