( en | de | ru )

 

Disambiguierung von "Breuil, Laurent"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimization of Retention in Ferroelectricity Boosted Gate Stacks for 3D NAND.

, , , , , , , und . IMW, Seite 1-4. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wolfgang te Breuil

Laurent Ntahuga

Thomas Laurent

Thomas Laurent

Laurent Bartholdi

 

Weitere Publikationen von Autoren mit dem selben Namen

Understanding the memory window in 1T-FeFET memories: a depolarization field perspective., , , , , , , und . IMW, Seite 1-4. IEEE, (2021)Optimization of Retention in Ferroelectricity Boosted Gate Stacks for 3D NAND., , , , , , , und . IMW, Seite 1-4. IEEE, (2023)Gate Side Injection Operating Mode for 3D NAND Flash Memories., , , , , , , , und . IMW, Seite 1-4. IEEE, (2024)Enabling 3D NAND Trench Cells for Scaled Flash Memories., , , , , , , , und . IMW, Seite 1-4. IEEE, (2023)High-K incorporated in a SiON tunnel layer for 3D NAND programming voltage reduction., , , , , , , , und . IMW, Seite 1-4. IEEE, (2022)Optimization of inter-gate-dielectrics in hybrid float gate devices to reduce window instability during memory operations., , , , , , , , und . Microelectron. Reliab., 54 (9-10): 2258-2261 (2014)Investigation of the Impact of Ferroelectricity Boosted Gate Stacks for 3D NAND on Short Time Data Retention and Endurance., , , , , , , , , und . IRPS, Seite 1-6. IEEE, (2024)First demonstration of ferroelectric Si: HfO2 based 3D FE-FET with trench architecture for dense nonvolatile memory application., , , , , , , , und . IMW, Seite 1-4. IEEE, (2021)