( en | de | ru )

 

Disambiguierung von "Gaillardon, Pierre-Emmanuel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Mapping method of reconfigurable cell matrices based on nanoscale devices using inter-stage fixed interconnection scheme.

, , , , und . ICECS, Seite 888-891. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pierre-Emmanuel Arduin

Pierre-Emmanuel Leni

Pierre Emmanuel Ilouga

Pierre-Emmanuel Cornilleau

Emmanuel Stamou

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards More Efficient Logic Blocks By Exploiting Biconditional Expansion (Abstract Only)., , , , und . FPGA, Seite 262. ACM, (2015)Differential Power Analysis Mitigation Technique Using Three-Independent-Gate Field Effect Transistors., und . VLSI-SoC, Seite 107-112. IEEE, (2018)A high-performance low-power near-Vt RRAM-based FPGA., , und . FPT, Seite 207-214. IEEE, (2014)GenCache: Leveraging In-Cache Operators for Efficient Sequence Alignment., , , , , , und . MICRO, Seite 334-346. ACM, (2019)Improving LUT-based optimization for ASICs., , , , , , und . DAC, Seite 421-426. ACM, (2022)A Predictive Process Design Kit for Three-Independent-Gate Field-Effect Transistors., , , und . VLSI-SoC (Selected Papers), Volume 586 von IFIP Advances in Information and Communication Technology, Seite 307-322. Springer, (2019)Low Latency SEU Detection in FPGA CRAM With In-Memory ECC Checking., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (5): 2028-2036 (Mai 2023)GMS: Generic memristive structure for non-volatile FPGAs., , , , und . VLSI-SoC, Seite 94-98. IEEE, (2012)3D Nanofabric: Layout Challenges and Solutions for Ultra-scaled Logic Designs., , , , und . VLSI-SoC (Selected Papers), Volume 621 von IFIP Advances in Information and Communication Technology, Seite 279-300. Springer, (2020)Fast process variation analysis in nano-scaled technologies using column-wise sparse parameter selection., , , und . NANOARCH, Seite 163-168. IEEE Computer Society/ACM, (2014)