( en | de | ru )

 

Disambiguierung von "Meher, Pramod Kumar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Systolic Designs for 1- and 2-Dimensional DFT of General Transform-Lengths for High-Speed Wireless Communication Applications.

, , und . J. Signal Process. Syst., 60 (1): 1-14 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pramod Kumar Magu

Pramod Kumar Pandey

Pramod Kumar Bhatotia

Pramod Chandrashekhariah

Pramod Shah

 

Weitere Publikationen von Autoren mit dem selben Namen

Scalable Serial-parallel Multiplier over GF(2m) by Hierarchical Pre-reduction and Input Decomposition., und . ISCAS, Seite 2910-2913. IEEE, (2009)Efficient coefficient partitioning for decomposed DA-based inner-product computation., und . ISCAS, Seite 406-409. IEEE, (2011)Hardware-Efficient Realization of Prime-Length DCT Based on Distributed Arithmetic., , und . IEEE Trans. Computers, 62 (6): 1170-1178 (2013)VLSI Architecture for High-Speed / Low-Power Implementation of Multilevel Lifting DWT., und . APCCAS, Seite 458-461. IEEE, (2006)Memory-Efficient High-Speed Convolution-Based Generic Structure for Multilevel 2-D DWT., und . IEEE Trans. Circuits Syst. Video Techn., 23 (2): 353-363 (2013)Flexible integer DCT architectures for HEVC., und . ISCAS, Seite 1376-1379. IEEE, (2013)An optimized design for serial-parallel finite field multiplication over GF(2m) based on all-one polynomials., , und . ASP-DAC, Seite 210-215. IEEE, (2009)Low Latency Scaling-Free Pipeline CORDIC Architecture Using Augmented Taylor Series., , und . iSES, Seite 312-315. IEEE, (2019)High-Throughput Memory-Based Architecture for DHT Using a New Convolutional Formulation., , und . IEEE Trans. Circuits Syst. II Express Briefs, 54-II (7): 606-610 (2007)A Novel DA-Based Parallel Architecture for Inner-Product of Variable Vectors., , und . ISCAS, Seite 1-5. IEEE, (2024)