( en | de | ru )

 

Disambiguierung von "Wang, Evelyn"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Monolithically Integrated GaN+CMOS Logic Circuits Design and Electro-Thermal Analysis for High-Voltage Applications.

, , , , , , , und . BCICTS, Seite 1-4. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wang Wang

Evelyn Peiffer

Asymmetrische Synthese von 2-Methylthreitol und verwandten 1,3-Diolen. TU Aachen, (2007)

Evelyn Schreier

Evelyn Zeiler

Evelyn Hantke

 

Weitere Publikationen von Autoren mit dem selben Namen

Monolithically Integrated GaN+CMOS Logic Circuits Design and Electro-Thermal Analysis for High-Voltage Applications., , , , , , , und . BCICTS, Seite 1-4. IEEE, (2020)A Learning-Based Thermal Simulation Framework for Emerging Two-Phase Cooling Technologies., , , , , , und . DATE, Seite 400-405. IEEE, (2020)Modeling and Optimization of Chip Cooling with Two-Phase Vapor Chambers., , , , , und . ISLPED, Seite 1-6. IEEE, (2019)Human Cytomegalovirus US2 Endoplasmic Reticulum-Lumenal Domain Dictates Association with Major Histocompatibility Complex Class I in a Locus-Specific Manner, , , , und . Journal of Virology, 75 (11): 5197-5204 (2001)Virus subversion of immunity: a structural perspective, , , , und . Current Opinion in Immunology, 13 (4): 442 - 450 (2001)Antigen presentation subverted: Structure of the human cytomegalovirus protein US2 bound to the class I molecule HLA-A2, , , , , und . Proceedings of the National Academy of Sciences, 98 (12): 6794-6799 (2001)8.6 A full-duplex line driver for Gigabit Ethernet with rail-to-rail class-AB output stage in 28nm CMOS., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 148-149. IEEE, (2014)10.3 An analog front-end for 100BASE-T1 automotive Ethernet in 28nm CMOS., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 186-187. IEEE, (2016)