( en | de | ru )

 

Disambiguierung von "Jha, Niraj K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Secure User Interface for Web Applications Running Under an Untrusted Operating System.

, , und . CIT, Seite 865-870. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Deepti Jha

Development of a new cell penetrating peptide: design, synthesis and applications = Entwicklung eines neuen zell-penetrierenden Peptids. Uni Tübingen, (2009)

Niraj Upadhayaya

Vandana Jha

Abhinand Jha

Susmit Jha

 

Weitere Publikationen von Autoren mit dem selben Namen

Static and Dynamic Variable Voltage Scheduling Algorithms for Real-Time Heterogeneous Distributed Embedded Systems., und . ASP-DAC/VLSI Design, Seite 719-. IEEE Computer Society, (2002)Functional Partitioning for Low Power Distributed Systems of Systems-on-a-Chip., und . ASP-DAC/VLSI Design, Seite 274-281. IEEE Computer Society, (2002)Smart Healthcare.. ACM Great Lakes Symposium on VLSI, Seite 1. ACM, (2023)Express virtual channels: towards the ideal interconnection fabric., , , und . ISCA, Seite 150-161. ACM, (2007)Synthesis of asynchronous circuits for stuck-at and robust path delay fault testability., , und . VLSI Design, Seite 171-176. IEEE Computer Society, (1995)CMOS logic design with independent-gate FinFETs., , und . ICCD, Seite 560-567. IEEE, (2007): Reducing test application time in high-level test generation., , und . ITC, Seite 829-838. IEEE Computer Society, (2000)Thermal characterization of BIST, scan design and sequential test methodologies., und . ITC, Seite 1-9. IEEE Computer Society, (2009)Heterogeneous and Multi-Level Compression Techniques for Test Volume Reduction in Systems-on-Chip., , , , und . VLSI Design, Seite 65-70. IEEE Computer Society, (2005)Task Graph Extraction for Embedded System Synthesis., und . VLSI Design, Seite 480-. IEEE Computer Society, (2003)