( en | de | ru )

 

Disambiguierung von "Jose, John"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Understanding the Performance Impact of Queue-Based Resource Allocation in Scalable Disaggregated Memory Systems.

, , , und . MCSoC, Seite 317-324. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José Antonio Caro John

Joachim Jose

Stefanie Joseph

Virginia Joseph

Peter Josefowitz

 

Weitere Publikationen von Autoren mit dem selben Namen

Networks-on-Chip based Deep Neural Networks Accelerators for IoT Edge Devices., , , , , und . IoTSMS, Seite 227-234. IEEE, (2019)Reducing Off-Chip Miss Penalty by Exploiting Underutilised On-Chip Router Buffers., , und . ICCD, Seite 230-238. IEEE, (2020)Implementation of a Novel Fault Tolerant Routing Technique for Mesh Network on Chip., , , , , , und . VDAT, Volume 892 von Communications in Computer and Information Science, Seite 495-506. Springer, (2018)Smart Port Allocation for Adaptive NoC Routers., , und . VLSID, Seite 475-480. IEEE Computer Society, (2015)TRACKER: A low overhead adaptive NoC router with load balancing selection strategy., , , und . ICCAD, Seite 564-568. ACM, (2012)Data Criticality in Multithreaded Applications: An Insight for Many-Core Systems., , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (9): 1675-1679 (2021)DoLaR: Double Layer Routing for Bufferless Mesh Network-on-Chip., , , , und . TENCON, Seite 400-405. IEEE, (2019)Modelling and Impact Analysis of Push Back Attack in 3D Bufferless Network on Chip., , , und . MCSoC, Seite 426-432. IEEE, (2023)An Energy Efficient Load Balancing Selection Strategy for Adaptive NoC Routers., , und . NoCArc@MICRO, Seite 31-36. ACM, (2014)WeDBless: weighted deflection bufferless router for mesh NoCs., , und . ACM Great Lakes Symposium on VLSI, Seite 77-78. ACM, (2014)