( en | de | ru )

 

Disambiguierung von "Yang, Keng-Hao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Resistance Drift Compensation Scheme to Reduce MLC PCM Raw BER by Over 100× for Storage Class Memory Applications.

, , , , , , , , , , , , und . IEEE J. Solid State Circuits, 52 (1): 218-228 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hao Yang

Hao Yang

Hao-Yang Wei

Fredrick Orori Kengara

Jens Kengelbach

 

Weitere Publikationen von Autoren mit dem selben Namen

7.3 A resistance-drift compensation scheme to reduce MLC PCM raw BER by over 100× for storage-class memory applications., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 134-135. IEEE, (2016)Energy-efficient non-volatile TCAM search engine design using priority-decision in memory technology for DPI., , , , , , und . DAC, Seite 100:1-100:6. ACM, (2015)Leak Stopper: An Actively Revitalized Snoop Filter Architecture with Effective Generation Control., , , , , , , und . ACM Trans. Design Autom. Electr. Syst., 22 (3): 46:1-46:27 (2017)Reconfigurable vertical profiling framework for the android runtime system., , , , , und . ACM Trans. Embed. Comput. Syst., 13 (2s): 59:1-59:25 (2014)eTag: Tag-Comparison in Memory to Achieve Direct Data Access based on eDRAM to Improve Energy Efficiency of DRAM Cache., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (4): 858-868 (2017)A Resistance Drift Compensation Scheme to Reduce MLC PCM Raw BER by Over 100× for Storage Class Memory Applications., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 52 (1): 218-228 (2017)Leveraging Data Lifetime for Energy-Aware Last Level Non-Volatile SRAM Caches using Redundant Store Elimination., , , , , , , und . DAC, Seite 38:1-38:6. ACM, (2014)Soft-Error-Tolerant Design Methodology for Balancing Performance, Power, and Reliability., , , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (9): 1628-1639 (2015)