Autor der Publikation

Selective redundancy to improve reliability and to slow down delay degradation due to gate oxide breakdown.

, , , , und . DDECS, Seite 12-15. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Reliability enhancement via Sleep Transistors., , und . LATW, Seite 1-6. IEEE, (2011)Twin logic gates: improved logic reliability by redundancy concerning gate oxide breakdown, , , , und . SBCCI '09: Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design, Seite 1--6. New York, NY, USA, ACM, (2009)Verlustleistungsreduzierung bei dynamischen TSPC-Schaltungstechniken., , , und . GI Jahrestagung (1), Volume P-67 von LNI, Seite 450. GI, (2005)