( en | de | ru )

 

Disambiguierung von "Tran, Xuan-Tu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Soft-error resilient 3D Network-on-Chip router.

, , , , und . iCAST, Seite 84-90. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tran vu Tu

Tran xuan Nam

Tran xuan Hoai

Xuan-Hoai Tran

Tran xuan Hoai

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-cost Low-Power Implementation of Binary Edwards Curve for Secure Passive RFID Tags., , , , und . MCSoC, Seite 494-500. IEEE, (2023)A Novel Hardware Architecture for Human Detection using HOG-SVM Co-Optimization., , und . APCCAS, Seite 33-36. IEEE, (2019)An Asynchronous Power Aware and Adaptive NoC Based Circuit., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 44 (4): 1167-1177 (2009)A light-weight neuromorphic controlling clock gating based multi-core cryptography platform., , , und . Microprocess. Microsystems, (2024)An Efficient Event-driven Neuromorphic Architecture for Deep Spiking Neural Networks., , , und . SoCC, Seite 144-149. IEEE, (2019)A Model of Vietnamese Person Named Entity Question Answering System., , , und . PACLIC, Seite 325-332. PACLIC 26 Organizing Committee and PACLIC Steering Committee / ACL / Faculty of Computer Science, Universitas Indonesia, (2012)Low-Power Implementation of a High-Throughput Multi-core AES Encryption Architecture., , , und . APCCAS, Seite 74-77. IEEE, (2020)Cost-efficient 130nm TSMC Forward Transform and Quantization for H.264/AVC encoders., und . DDECS, Seite 47-52. IEEE Computer Society, (2011)Parity-Based ECC and Mechanism for Detecting and Correcting Soft Errors in On-Chip Communication., und . MCSoC, Seite 154-161. IEEE Computer Society, (2018)Ultra low-power and low-energy 32-bit datapath AES architecture for IoT applications., , , , und . ICICDT, Seite 1-4. IEEE, (2016)