( en | de | ru )

 

Disambiguierung von "Hsu, Ting-Shuo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An ISA-level Accurate Fault Simulator for System-level Fault Analysis.

, , , , , und . ATS, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hsiao-Ting Hsu

Chun-Ting Hsu

Shu-Ting Hsu

Shuo Li

Shuo Liu

 

Weitere Publikationen von Autoren mit dem selben Namen

Design space exploration with a cycle-accurate systemC/TLM DRAM controller model., , , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2017)An ISA-level Accurate Fault Simulator for System-level Fault Analysis., , , , , und . ATS, Seite 1-6. IEEE, (2020)A Region-Based Framework for Design Feature Identification of Systematic Process Variations., , , und . Asian Test Symposium, Seite 265-270. IEEE Computer Society, (2013)Design and analysis of a many-core processor architecture for multimedia applications., , , , und . APSIPA, Seite 1-6. IEEE, (2012)Methodology of exploring ESL/RTL many-core platforms for developing embedded parallel applications., , , , , , und . SoCC, Seite 286-291. IEEE, (2014)NNSim: A Fast and Accurate SystemC/TLM Simulator for Deep Convolutional Neural Network Accelerators., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2019)Design of a scalable many-core processor for embedded applications., , , , , und . ASP-DAC, Seite 24-25. IEEE, (2015)A fast and accurate network-on-chip timing simulator with a flit propagation model., , , und . ASP-DAC, Seite 797-802. IEEE, (2015)ACE-Pro: Reduction of Functional Errors with ACE Propagation Graph., , , , und . ITC, Seite 10-19. IEEE, (2021)Post-Silicon Test Flow for Aging Prediction., , , und . ATS, Seite 70-75. IEEE Computer Society, (2017)