( en | de | ru )

 

Disambiguierung von "Kim, Wonchan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Full-CMOS 2-GHz WCDMA direct conversion transmitter and receiver.

, , , , , , , , , und . IEEE J. Solid State Circuits, 38 (1): 43-53 (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wonchan Kim

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Ryong Kim

Yongkyu Kim

Bongcheol Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

Full-CMOS 2-GHz WCDMA direct conversion transmitter and receiver., , , , , , , , , und . IEEE J. Solid State Circuits, 38 (1): 43-53 (2003)A load-adaptive, low switching-noise data output buffer., , , , , und . ISCAS (1), Seite 39-42. IEEE, (1999)A dual-mode direct-conversion CMOS transceiver for Bluetooth and 802.11b., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 225-228. IEEE, (2003)A 5-Gb/s 0.25-μm CMOS jitter-tolerant variable-interval oversampling clock/data recovery circuit., , , , , , , , , und . IEEE J. Solid State Circuits, 37 (12): 1822-1830 (2002)A single-chip 2.4-GHz direct-conversion CMOS receiver for wireless local loop using multiphase reduced frequency conversion technique., , , , , , und . IEEE J. Solid State Circuits, 36 (5): 800-809 (2001)A ±1.5V 4MHz Low-Pass Gm-C Filter in CMOS., und . ASP-DAC, Seite 341-342. IEEE, (1998)A 2.8Gb/s All-Digital CDR with a 10b Monotonic DCO., , , , und . ISSCC, Seite 222-598. IEEE, (2007)A 0.25-µm CMOS 1.9-GHz PHS RF Transceiver With a 150-kHz Low-IF Architecture., , , , , , , und . IEEE J. Solid State Circuits, 42 (6): 1318-1327 (2007)A low-voltage, low-power CMOS delay element., , , und . IEEE J. Solid State Circuits, 31 (7): 966-971 (1996)A Semi-Digital Delay Locked Loop for Clock Skew Minimization., , und . VLSI Design, Seite 584-588. IEEE Computer Society, (1999)