Autor der Publikation

A Scalable MIMO Detector Processor With Near-ASIC Energy Efficiency.

, , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (10): 1973-1986 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Energy impact in the design space exploration of loop buffer schemes in embedded systems., , , , und . VLSI-SoC, Seite 216-221. IEEE, (2013)Power-aware evaluation flowfor digital decimation filter architectures for high-speed ADCS., , , , , , und . SiPS, Seite 151-156. IEEE, (2009)A Scalable MIMO Detector Processor With Near-ASIC Energy Efficiency., , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (10): 1973-1986 (2015)Algorithm-architecture co-design of soft-output ML MIMO detector for parallel application specific instruction set processors., , , , , und . DATE, Seite 1608-1613. IEEE, (2009)Sub-word Handling in Data-parallel Mapping., , , , und . ARCS Workshops, Volume P-200 von LNI, Seite 409-420. GI, (2012)Exploiting finite precision information to guide data-flow mapping., , , , und . DAC, Seite 248-253. ACM, (2010)Exploration of Soft-Output MIMO Detector Implementations on Massive Parallel Processors., , , , , und . J. Signal Process. Syst., 64 (1): 75-92 (2011)Novel energy-efficient scalable soft-output SSFE MIMO detector architectures., , , , , und . ICSAMOS, Seite 165-171. IEEE, (2009)