Autor der Publikation

Size-Reconfiguration Delay Tradeoffs for a Class of DSP Blocks in Multi-mode Communication Systems.

, , , und . FCCM, Seite 71-78. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A hierarchical pipelining architecture and FPGA implementation for lifting-based 2-D DWT., , und . J. Real-Time Image Processing, 2 (4): 281-291 (2007)Combined topological and functionality based delay estimation using a layout-driven approach for high level applications., und . EURO-DAC, Seite 72-78. IEEE Computer Society Press, (1992)Partitioning by Regularity Extraction., und . DAC, Seite 235-238. IEEE Computer Society Press, (1992)Behavioral Modeling of an ATM Switch using SpecCharts., und . VLSI Design, Seite 19-22. IEEE Computer Society, (1996)An Empirical Study on the Effects of Physical Design in High-Level Synthesis., , , und . VLSI Design, Seite 11-16. IEEE Computer Society, (1994)A System-Level Exploration of Power Delivery Architectures for Near-Threshold Manycores Considering Performance Constraints., , , , , und . ISVLSI, Seite 484-489. IEEE Computer Society, (2016)Fast Area Estimation to Support Compiler Optimizations in FPGA-Based Reconfigurable Systems., , , und . FCCM, Seite 239-. IEEE Computer Society, (2002)Intra-body communication model based on variable biological parameters., , und . ACSSC, Seite 948-951. IEEE, (2015)Error-aware power management for memory dominated OFDM systems., , , und . ACSSC, Seite 2034-2040. IEEE, (2013)System-Level SRAM Yield Enhancement., , , , und . ISQED, Seite 179-184. IEEE Computer Society, (2006)