( en | de | ru )

 

Disambiguierung von "Llabería, José María"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Filtering Directory Lookups in CMPs with Write-Through Caches.

, , , und . Euro-Par (1), Volume 6852 von Lecture Notes in Computer Science, Seite 269-281. Springer, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

María José Carrascosa Gómez

María José Benítez Romero

María José Mendiburo Seguel

José María Navarro Adriaensens

José-Maria Hinz

 

Weitere Publikationen von Autoren mit dem selben Namen

A Mechanism for Verifying Data Speculation., , und . Euro-Par, Volume 3149 von Lecture Notes in Computer Science, Seite 525-534. Springer, (2004)A performance evaluation of the multiple bus network for multiprocessor systems., , , , und . SIGMETRICS, Seite 200-206. ACM, (1983)Exploiting reuse locality on inclusive shared last-level caches., , , und . ACM Trans. Archit. Code Optim., 9 (4): 38:1-38:19 (2013)Increasing the Effective Bandwidth of Complex Memory Systems in Multivector Processors., und . SC, Seite 26. IEEE Computer Society, (1996)Tradeoffs in Buffering Memory State for Thread-Level Speculation in Multiprocessors., , , , , und . HPCA, Seite 191-202. IEEE Computer Society, (2003)An Enhancement for a Scheduling Logic Pipelined over two Cycles ., , , und . ICCD, Seite 203-209. IEEE, (2006)Counteracting Bank Misprediction in Sliced First-Level Caches., , , und . Euro-Par, Volume 2790 von Lecture Notes in Computer Science, Seite 586-596. Springer, (2003)Using Software Logging to Support Multi-Version Buffering in Thread-Level Speculation., , , , , und . IEEE PACT, Seite 170-181. IEEE Computer Society, (2003)Loop bounds computation for multilevel tiling., , und . PDP, Seite 445-452. IEEE Computer Society, (1998)Store Buffer Design for Multibanked Data Caches., , , und . IEEE Trans. Computers, 58 (10): 1307-1320 (2009)