( en | de | ru )

 

Disambiguierung von "Malík, Peter"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Improved MDCT IP Core Generator with Architectural Model Simulation.

, , , und . DDECS, Seite 193-198. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nishant Malik

David Malik

Dagmar Malik

Petra Malik

Maja Malik

 

Weitere Publikationen von Autoren mit dem selben Namen

FPGA Implementation of a Fast MDCT Algorithm., , , und . DDECS, Seite 228-229. IEEE Computer Society, (2006)Natural logarithm and division floating-point high throughput co-processor implemented in FPGA.. NORCAS, Seite 1-6. IEEE, (2016)MDCT IP Core Generator with Architectural Model Simulation., , , und . VLSI-SoC, Seite 18-23. IEEE, (2006)High Throughput Floating Point Exponential Function Implemented in FPGA.. ISVLSI, Seite 97-100. IEEE Computer Society, (2015)MDCT / IMDCT low power implementations in 90 nm CMOS technology for MP3 audio., , , , und . DDECS, Seite 144-147. IEEE Computer Society, (2009)An Improved MDCT IP Core Generator with Architectural Model Simulation., , , und . DDECS, Seite 193-198. IEEE Computer Society, (2007)StarCraft strategy classification of a large human versus human game replay dataset., , und . FedCSIS, Volume 25 von Annals of Computer Science and Information Systems, Seite 137-140. (2021)Instance Segmentation Model Created from Three Semantic Segmentations of Mask, Boundary and Centroid Pixels Verified on GlaS Dataset., , und . FedCSIS, Volume 21 von Annals of Computer Science and Information Systems, Seite 569-576. (2020)Enhancement of fault collection for embedded RAM redundancy analysis considering intersection and orphan faults., und . Integr., (2018)High Throughput Floating-Point Dividers Implemented in FPGA.. DDECS, Seite 291-294. IEEE Computer Society, (2015)