( en | de | ru )

 

Disambiguierung von "Tseng, Wei-Che"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Management and optimization for nonvolatile memory-based hybrid scratchpad memory on multicore embedded processors.

, , , , und . ACM Trans. Embed. Comput. Syst., 13 (4): 79:1-79:25 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hung-Wei Tseng

Che-Wei Chang

Wei Wei

Wei Wei

Wei Wei

 

Weitere Publikationen von Autoren mit dem selben Namen

Loop scheduling and assignment to minimize energy while hiding latency for heterogeneous multi-bank memory., , , , , und . FPL, Seite 459-462. IEEE, (2008)Write Activity Minimization for Nonvolatile Main Memory Via Scheduling and Recomputation., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (4): 584-592 (2011)Optimizing Data Allocation and Memory Configuration for Non-Volatile Memory Based Hybrid SPM on Embedded CMPs., , , , und . IPDPS Workshops, Seite 982-989. IEEE Computer Society, (2012)PRR: A low-overhead cache replacement algorithm for embedded processors., , , , und . ASP-DAC, Seite 35-40. IEEE, (2012)QoS for Networked Heterogeneous Real-Time Embedded Systems., , , , , und . PDCCS, Seite 135-140. ISCA, (2008)Minimizing Transferred Data for Code Update on Wireless Sensor Network., , , , , , und . WASA, Volume 5258 von Lecture Notes in Computer Science, Seite 349-360. Springer, (2008)Minimizing Memory Access Schedule for Memories., , , , , und . ICPADS, Seite 104-111. IEEE Computer Society, (2009)Software enabled wear-leveling for hybrid PCM main memory on embedded systems., , , , und . DATE, Seite 599-602. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Variable Partitioning and Scheduling for MPSoC with Virtually Shared Scratch Pad Memory., , , und . J. Signal Process. Syst., 58 (2): 247-265 (2010)Optimal scheduling to minimize non-volatile memory access time with hardware cache., , , , und . VLSI-SoC, Seite 131-136. IEEE, (2010)