( en | de | ru )

 

Disambiguierung von "Kim, Dae Hyun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Sneak Pique: Exploring Autocompletion as a Data Discovery Scaffold for Supporting Visual Analysis.

, , , und . UIST, Seite 966-978. ACM, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dae Hyun Kim

Dae-Hyun Yang

Dae-Soon Kim

Yong-Dae Kim

Dae-Uh Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

The Effect of Presentation on Visual Working Memory., , und . HCI (26), Volume 434 von Communications in Computer and Information Science, Seite 346-350. Springer, (2014)System level approach for low energy consumption in wireless personal area networks., und . ICCE, Seite 520-521. IEEE, (2016)HeM3D: Heterogeneous Manycore Architecture Based on Monolithic 3D Vertical Integration., , , , , und . CoRR, (2020)Front-end of line and middle-of-line time-dependent dielectric breakdown reliability simulator for logic circuits., , , , und . Microelectron. Reliab., (2017)Classification of pathological voice into normal/benign/malignant state., und . EUROSPEECH, Seite 571-574. ISCA, (1999)Analysis of disordered speech signal using wavelet transform., und . ICSLP, ISCA, (1998)Bayesian Optimization over Permutation Spaces., , , und . AAAI, Seite 6515-6523. AAAI Press, (2022)25.2 A 16Gb Sub-1V 7.14Gb/s/pin LPDDR5 SDRAM Applying a Mosaic Architecture with a Short-Feedback 1-Tap DFE, an FSS Bus with Low-Level Swing and an Adaptively Controlled Body Biasing in a 3rd-Generation 10nm DRAM., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 346-348. IEEE, (2021)Power, Performance, and Thermal Trade-offs in M3D-enabled Manycore Chips., , , , , und . DATE, Seite 1752-1757. IEEE, (2020)A 60nm 6Gb/s/pin GDDR5 Graphics DRAM with Multifaceted Clocking and ISI/SSN-Reduction Techniques., , , , , , , , , und 16 andere Autor(en). ISSCC, Seite 278-279. IEEE, (2008)