( en | de | ru )

 

Disambiguierung von "Ryu, Seung-Tak"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Introduction to the Special Issue on the 2017 IEEE International Solid-State Circuits Conference.

, , , , und . IEEE J. Solid State Circuits, 52 (12): 3115-3118 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Seung-Hun Ryu

Seung-Min Ryu

Jung-Hun Seung

Ryu Yoshiwhara

Hosuk Ryu

 

Weitere Publikationen von Autoren mit dem selben Namen

A 10b 50MS/s pipelined ADC with opamp current reuse., , und . ISSCC, Seite 792-801. IEEE, (2006)23.5 An energy pile-up resonance circuit extracting maximum 422% energy from piezoelectric material in a dual-source energy-harvesting interface., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 402-403. IEEE, (2014)A 25kHz-BW 97.4dB-SNDR 100.2dB-DR 3rd-Order SAR-Assisted CT DSM with 1-0 MASH and DNC., , , , , , und . A-SSCC, Seite 1-3. IEEE, (2023)An incremental zoom sturdy MASH ADC., , , und . MWSCAS, Seite 1013-1016. IEEE, (2017)A 6b 28GS/s Four-channel Time-interleaved Current-Steering DAC with Background Clock Phase Calibration., , , , und . VLSI Circuits, Seite 138-. IEEE, (2019)Introduction to the Special Issue on the 2017 IEEE International Solid-State Circuits Conference., , , , und . IEEE J. Solid State Circuits, 52 (12): 3115-3118 (2017)A 9.1-ENOB 6-mW 10-Bit 500-MS/s Pipelined-SAR ADC With Current-Mode Residue Processing in 28-nm CMOS., , , , , und . IEEE J. Solid State Circuits, 54 (9): 2532-2542 (2019)A SUC-Based Full-Binary 6-bit 3.1-GS/s 17.7-mW Current-Steering DAC in 0.038 mm2., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (2): 794-798 (2016)A novel readout IC with high noise immunity for charge-based touch screen panels., , , , , , , , und . CICC, Seite 1-4. IEEE, (2010)A 40nm CMOS 12b 200MS/s Single-amplifier Dual-residue Pipelined-SAR ADC., , , und . VLSI Circuits, Seite 72-. IEEE, (2019)