( en | de | ru )

 

Disambiguierung von "Kaushik, Brajesh Kumar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis of Contact Resistance Effect on Performance of Organic Thin Film Transistors.

, , und . ISED, Seite 198-202. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kaushik Bhaganagarapu

Kaushik Biswas

Kaushik Ravichandran

Kaushik Mitra

Kaushik Sengupta

 

Weitere Publikationen von Autoren mit dem selben Namen

A Modified Gate Replacement Algorithm for Leakage Reduction Using Dual-Tox in CMOS VLSI Circuits., , und . VDAT, Volume 382 von Communications in Computer and Information Science, Seite 146-152. Springer, (2013)Analysis of crosstalk delay and area for MWNT and bundled SWNT in global VLSI interconnects., , , und . ISQED, Seite 291-297. IEEE, (2012)Organic thin film transistors: Analytical modeling and structures analysis., , , , und . RAIT, Seite 701-706. IEEE, (2012)Channel length variation effect on performance parameters of organic field effect transistors., , , , und . Microelectron. J., 43 (12): 985-994 (2012)Crosstalk Analysis of an Inductively and Capacitively Coupled Interconnect Driven by a CMOS Gate., , , und . ICIT, Seite 7-12. IEEE Computer Society, (2007)Single and dual gate OTFT based robust organic digital design., , , und . Microelectron. Reliab., 54 (1): 100-109 (2014)Area and Energy Efficient Magnetic Full Adder based on Differential Spin Hall MRAM., , und . NEWCAS, Seite 317-321. IEEE, (2018)Low Restoration-Energy Differential Spin Hall Effect MRAM for High-Speed Nonvolatile SRAM Application., und . ISQED, Seite 58-63. IEEE, (2019)Fourier Prior-Based Two-Stage Architecture for Image Restoration., , , und . CVPR Workshops, Seite 6014-6023. IEEE, (2024)High permittivity spacer effects on junctionless FinFET based circuit/SRAM applications., , , und . VDAT, Seite 1-6. IEEE, (2014)