( en | de | ru )

 

Disambiguierung von "Lam, Tak-Kei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Almost every wire is removable: A modeling and solution for removing any circuit wire.

, , , und . DATE, Seite 1573-1578. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kei Yoshimoto

Kei Ishii

Jaetaek Tak

Cindy Lam

Lam Tang

 

Weitere Publikationen von Autoren mit dem selben Namen

Coupling reverse engineering and SAT to tackle NP-complete arithmetic circuitry verification in ∼O(# of gates)., , , und . ASP-DAC, Seite 139-146. IEEE, (2016)On applying erroneous clock gating conditions to further cut down power., , , und . ASP-DAC, Seite 509-514. IEEE, (2011)A coupling area reduction technique applying ODC shifting., , , und . DATE, Seite 1461-1466. ACM, (2015)A universal macro block mapping scheme for arithmetic circuits., , , und . DATE, Seite 1629-1634. ACM, (2015)Delete and Correct (DaC): An Atomic Logic Operation for Removing Any Unwanted Wire., , , , , und . VLSID, Seite 375-380. IEEE Computer Society, (2014)Almost every wire is removable: A modeling and solution for removing any circuit wire., , , und . DATE, Seite 1573-1578. IEEE, (2012)On macro-fault: a new fault model, its implications on fault tolerance and manufacturing yield., , , , und . ACM Great Lakes Symposium on VLSI, Seite 233-234. ACM, (2014)Logic synthesis for low power using clock gating and rewiring., , , und . ACM Great Lakes Symposium on VLSI, Seite 179-184. ACM, (2010)ECR: a low complexity generalized error cancellation rewiring scheme., , und . DAC, Seite 511-516. ACM, (2010)ECR: A Powerful and Low-Complexity Error Cancellation Rewiring Scheme., , , und . ACM Trans. Design Autom. Electr. Syst., 17 (4): 50:1-50:21 (2012)