Autor der Publikation

Almost every wire is removable: A modeling and solution for removing any circuit wire.

, , , und . DATE, Seite 1573-1578. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Further Improve Excellent Graph-Based FPGA Technology Mapping by Rewiring., , und . ISCAS, Seite 1049-1052. IEEE, (2007)ECO timing optimization with negotiation-based re-routing and logic re-structuring using spare cells., , , und . ASP-DAC, Seite 511-516. IEEE, (2012)On applying erroneous clock gating conditions to further cut down power., , , und . ASP-DAC, Seite 509-514. IEEE, (2011)A scalable routability-driven analytical placer with global router integration for FPGAs (abstract only)., , und . FPGA, Seite 242. ACM, (2014)ECR: A Powerful and Low-Complexity Error Cancellation Rewiring Scheme., , , und . ACM Trans. Design Autom. Electr. Syst., 17 (4): 50:1-50:21 (2012)Grid-to-ports clock routing for high performance microprocessor designs., , , und . ISPD, Seite 21-28. ACM, (2011)Mountain-mover: An intuitive logic shifting heuristic for improving timing slack violating paths., , , , und . ASP-DAC, Seite 350-355. IEEE, (2013)A Quantitative Study of the Routing Architecture Exploring Routing Locality Property for Better Performance and Routability., , und . ERSA, Seite 116-121. CSREA Press, (2008)FPGA technology mapping optimization by rewiring algorithms., , , und . ISCAS (6), Seite 5653-5656. IEEE, (2005)Improving FPGA designs with incremental logic resynthesis and shortcut-based routing architecture.. Chinese University of Hong Kong, Hong Kong, (2008)ndltd.org (oai:cuhk-dr:cuhk_344308).