Autor der Publikation

Tier Partitioning and Flip-flop Relocation Methods for Clock Trees in Monolithic 3D ICs.

, , , , und . ISLPED, Seite 1-6. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-layer floorplanning for reliable system-on-package., , , und . ISCAS (5), Seite 69-72. IEEE, (2004)Fast and Accurate Full-chip Extraction and Optimization of TSV-to-Wire Coupling., , und . DAC, Seite 28:1-28:6. ACM, (2014)Profile-Driven Instruction Mapping for Dataflow Architectures., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (12): 3017-3025 (2006)Design-Aware Partitioning-Based 3-D IC Design Flow With 2-D Commercial Tools., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (3): 410-423 (2022)Fast bidirectional shortest path on GPU., , , , , und . IEICE Electron. Express, 13 (6): 20160036 (2016)Ultra-Dense 3D Physical Design Unlocks New Architectural Design Points with Large Benefits., , , , , , , , , und . DATE, Seite 1-6. IEEE, (2023)On Legalization of Die Bonding Bumps and Pads for 3D ICs., , , , und . ISPD, Seite 62-70. ACM, (2023)DREAM-GAN: Advancing DREAMPlace towards Commercial-Quality using Generative Adversarial Learning., , , und . ISPD, Seite 141-148. ACM, (2023)Snap-3D: A Constrained Placement-Driven Physical Design Methodology for Face-to-Face-Bonded 3D ICs., , , , und . ISPD, Seite 39-46. ACM, (2021)RTL-to-GDS Design Tools for Monolithic 3D ICs., , , , , , , , , und . ICCAD, Seite 126:1-126:8. IEEE, (2020)