Autor der Publikation

Snap-3D: A Constrained Placement-Driven Physical Design Methodology for Face-to-Face-Bonded 3D ICs.

, , , , und . ISPD, Seite 39-46. ACM, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Snap-3D: A Constrained Placement-Driven Physical Design Methodology for High Performance 3-D ICs., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (7): 2331-2335 (Juli 2023)Macro-3D: A Physical Design Methodology for Face-to-Face-Stacked Heterogeneous 3D ICs., , , , , und . DATE, Seite 37-42. IEEE, (2020)The Law of Attraction: Affinity-Aware Placement Optimization using Graph Neural Networks., , und . ISPD, Seite 7-14. ACM, (2021)A Machine Learning-Powered Tier Partitioning Methodology for Monolithic 3-D ICs., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (11): 4575-4586 (2022)Road to High-Performance 3D ICs: Performance Optimization Methodologies for Monolithic 3D ICs., , , und . ISLPED, Seite 33:1-33:6. ACM, (2018)Routing Layer Sharing: A New Opportunity for Routing Optimization in Monolithic 3D ICs., und . ISPD, Seite 127-134. ACM, (2022)Snap-3D: A Constrained Placement-Driven Physical Design Methodology for Face-to-Face-Bonded 3D ICs., , , , und . ISPD, Seite 39-46. ACM, (2021)On Legalization of Die Bonding Bumps and Pads for 3D ICs., , , , und . ISPD, Seite 62-70. ACM, (2023)Tier Partitioning and Flip-flop Relocation Methods for Clock Trees in Monolithic 3D ICs., , , , und . ISLPED, Seite 1-6. IEEE, (2019)GeoScaler: Geometry and Rendering-Aware Downsampling of 3D Mesh Textures., , , , und . CoRR, (2023)