Autor der Publikation

Built-in fast gather control network for efficient support of coherence protocols.

, , und . IET Comput. Digit. Tech., (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A hierarchical approach for generating regular floorplans., , und . ICCAD, Seite 655-662. IEEE, (2014)Enabling High-Performance Crossbars through a Floorplan-Aware Design., , , , und . ICPP, Seite 269-278. IEEE Computer Society, (2012)Built-in fast gather control network for efficient support of coherence protocols., , und . IET Comput. Digit. Tech., (2013)VCTlite: Towards an efficient implementation of virtual cut-through switching in on-chip networks., , , und . HiPC, Seite 1-12. IEEE Computer Society, (2010)DIMP: A Low-Cost Diversity Metric Based on Circuit Path Analysis., , , und . DAC, Seite 45:1-45:6. ACM, (2017)A Latency-Efficient Router Architecture for CMP Systems., , , und . DSD, Seite 165-172. IEEE Computer Society, (2010)Improved Pixel-Based Rate Allocation for Pixel-Domain Distributed Video Coders Without Feedback Channel., , , , und . ACIVS, Volume 4678 von Lecture Notes in Computer Science, Seite 663-674. Springer, (2007)Fault-Tolerant Vertical Link Design for Effective 3D Stacking., , , , und . IEEE Comput. Archit. Lett., 10 (2): 41-44 (2011)Reduced decoder complexity and latency in pixel-domain Wyner-Ziv video coders., , , , und . Signal Image Video Process., 2 (2): 129-140 (2008)Silicon-aware distributed switch architecture for on-chip networks., , , , und . J. Syst. Archit., 59 (7): 505-515 (2013)