( en | de | ru )

 

Disambiguierung von "Radu, Iuliana P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reliability and Variability of Advanced CMOS Devices at Cryogenic Temperatures.

, , , , , , , , , und . IRPS, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Iuliana Hofmann

Iuliana Bocancia

Iuliana Lupu

Adolf Radusch

Hans-Joachim Raduach

 

Weitere Publikationen von Autoren mit dem selben Namen

Quantum Mechanical Charge Trap Modeling to Explain BTI at Cryogenic Temperatures., , , , , , , , und . IRPS, Seite 1-6. IEEE, (2020)Circuit Model for the Efficient Co-Simulation of Spin Qubits and their Control & Readout Circuitry., , , , , , , , und . ESSCIRC, Seite 63-66. IEEE, (2021)Scaled contact length with low contact resistance in monolayer 2D channel transistors., , , , , , , , , und 16 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)WS2 transistors on 300 mm wafers with BEOL compatibility., , , , , , , , , und 8 andere Autor(en). ESSDERC, Seite 212-215. IEEE, (2017)Material selection and device design guidelines for two-dimensional materials based TFETs., , , , , , und . ESSDERC, Seite 54-57. IEEE, (2017)Tunnel FETs using Phosphorene/ReS2 heterostructures., , , , , und . DRC, Seite 113-114. IEEE, (2019)Circuit models for the co-simulation of superconducting quantum computing systems., , , , , , , und . DATE, Seite 968-973. IEEE, (2021)Building high performance transistors on carbon nanotube channel., , , , , , , , , und 15 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Perspective on Low-dimensional Channel Materials for Extremely Scaled CMOS., , , , , , , , , und . VLSI Technology and Circuits, Seite 403-404. IEEE, (2022)On MX2-based metal-oxide-semiconductor device capacitance-voltage characteristics and dual-gate operation., , , , , , , und . DRC, Seite 1-2. IEEE, (2021)