( en | de | ru )

 

Disambiguierung von "Zhuang, Zhen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Floorplet: Performance-Aware Floorplan Framework for Chiplet Integration.

, , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (6): 1638-1649 (Juni 2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinliang Zhuang

Guangchao Zhuang

Yan Zhuang

Zhifeng Zhuang

Weilun Zhuang

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-Product Optimization for 3D Heterogeneous Integration with D2W Bonding., , , , und . ICCAD, Seite 1-9. IEEE, (2023)Floorplet: Performance-aware Floorplan Framework for Chiplet Integration., , , , , , , und . CoRR, (2023)X-Architecture Steiner Minimal Tree Construction Based on Discrete Differential Evolution., , , und . ICNC-FSKD, Volume 1074 von Advances in Intelligent Systems and Computing, Seite 433-442. Springer, (2019)MiniDelay: Multi-Strategy Timing-Aware Layer Assignment for Advanced Technology Nodes., , , , , , und . DATE, Seite 586-591. IEEE, (2020)MSFRoute: Multi-Stage FPGA Routing for Timing Division Multiplexing Technique., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 107-112. ACM, (2020)A novel particle swarm optimizer with multi-stage transformation and genetic operation for VLSI routing., , , , und . CoRR, (2018)RDTA: An Efficient Routability-Driven Track Assignment Algorithm., , , und . ACM Great Lakes Symposium on VLSI, Seite 315-318. ACM, (2019)Floorplet: Performance-Aware Floorplan Framework for Chiplet Integration., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (6): 1638-1649 (Juni 2024)ALIFRouter: A Practical Architecture-Level Inter-FPGA Router for Logic Verification., , , , , und . DATE, Seite 1570-1573. IEEE, (2021)TRADER: A Practical Track-Assignment-Based Detailed Router., , , , und . DATE, Seite 766-771. IEEE, (2022)