Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A tool flow for predicting system level timing failures due to interconnect reliability degradation., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 291-296. ACM, (2008)Layout dependency induced deviation from Poisson area scaling in BEOL dielectric reliability., , , , und . Microelectron. Reliab., 45 (9-11): 1299-1304 (2005)First demonstration of Two Metal Level Semi-damascene Interconnects with Fully Self-aligned Vias at 18MP., , , , , , , , , und 5 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2022)As-grown donor-like traps in low-k dielectrics and their impact on intrinsic TDDB reliability., , , , , , , , , und 1 andere Autor(en). Microelectron. Reliab., 54 (9-10): 1675-1679 (2014)Global Is the New Local: FPGA Architecture at 5nm and Beyond., , , und . FPGA, Seite 34-44. ACM, (2021)Electromigration limits of copper nano-interconnects., , , und . IRPS, Seite 1-6. IEEE, (2021)Metal reliability mechanisms in Ruthenium interconnects., , , , , , , , und . IRPS, Seite 1-7. IEEE, (2020)Low-Frequency Noise Measurements to Characterize Cu-Electromigration Down to 44nm Metal Pitch., , , , und . IRPS, Seite 1-6. IEEE, (2019)Stress mitigation of 3D-stacking/packaging induced stresses., , , , , , , , und . IRPS, Seite 4. IEEE, (2018)Evaluation of via density and low-k Young's modulus influence on mechanical performance of advanced node multi-level Back-End-Of-Line., , , , , und . Microelectron. Reliab., (2016)