( en | de | ru )

 

Disambiguierung von "Parvais, Bertrand"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A low-power 57-to-66GHz transceiver in 40nm LP CMOS with -17dB EVM at 7Gb/s.

, , , , , , , , , , , und . ISSCC, Seite 268-270. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bertrand Hirl

Bertrand Gloddek

Jessica Bertrand

Bertrand Malmendier

Joachim Bertrand

 

Weitere Publikationen von Autoren mit dem selben Namen

A 42 mW 200 fs-Jitter 60 GHz Sub-Sampling PLL in 40 nm CMOS., , , , , und . IEEE J. Solid State Circuits, 50 (9): 2025-2036 (2015)A low-power radio chipset in 40nm LP CMOS with beamforming for 60GHz high-data-rate wireless communication., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 236-237. IEEE, (2013)A Composite AlGaN/cGaN Back Barrier for mm-Wave GaN-on-Si HEMTs., , , , , , , , und . ESSDERC, Seite 152-155. IEEE, (2023)Back-gate bias effect on UTBB-FDSOI non-linearity performance., , , , , , und . ESSDERC, Seite 148-151. IEEE, (2017)Reliability and Variability of Advanced CMOS Devices at Cryogenic Temperatures., , , , , , , , , und . IRPS, Seite 1-6. IEEE, (2020)A low-power 57-to-66GHz transceiver in 40nm LP CMOS with -17dB EVM at 7Gb/s., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 268-270. IEEE, (2012)Design of a 28 GHz differential GaAs power amplifier with capacitive neutralization for 5G mmwave applications., , , , , , , und . NEWCAS, Seite 1-4. IEEE, (2019)Impact of III-N buffer layers on RF losses and harmonic distortion of GaN-on-Si Substrates., , , , , , , und . ESSDERC, Seite 303-306. IEEE, (2021)Understanding the memory window in 1T-FeFET memories: a depolarization field perspective., , , , , , , und . IMW, Seite 1-4. IEEE, (2021)21.4 A 42mW 230fs-jitter sub-sampling 60GHz PLL in 40nm CMOS., , , , , und . ISSCC, Seite 366-367. IEEE, (2014)