Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Dimensioning for power and performance under 10nm: The limits of FinFETs scaling., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Comparison of NBTI aging on adder architectures and ring oscillators in the downscaling technology nodes., , , , , , , , , und 5 andere Autor(en). Microprocess. Microsystems, 39 (8): 1039-1051 (2015)STT-MRAM Stochastic and Defects-aware DTCO for Last Level Cache at Advanced Process Nodes., , , , , , , , und . ESSDERC, Seite 97-100. IEEE, (2023)STI and eSiGe source/drain epitaxy induced stress modeling in 28 nm technology with replacement gate (RMG) process., , , , , , , , und . ESSDERC, Seite 159-162. IEEE, (2013)Circuit Design for Bias Compatibility in Novel FinFET-Based Floating-Body RAM., , , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 57-II (3): 183-187 (2010)Design exploration of IGZO diode based VCMA array design for Storage Class Memory Applications., , , , , , , und . ESSDERC, Seite 241-244. IEEE, (2022)PPA and Scaling Potential of Backside Power Options in N2 and A14 Nanosheet Technology., , , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Lateral NWFET optimization for beyond 7nm nodes., , , , , , , , , und 3 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)5nm: Has the time for a device change come?, , , , , , , und . ISQED, Seite 275-277. IEEE, (2016)Design Technology co-optimization for N10., , , , , , , , , und 18 andere Autor(en). CICC, Seite 1-8. IEEE, (2014)