( en | de | ru )

 

Disambiguierung von "Rocha, Leandro M. G."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-Power HEVC 8-point 2-D Discrete Cosine Transform Hardware Using Adder Compressors.

, , , , , , und . NEWCAS, Seite 309-312. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

M G Weller

G M Klump

Leandro Maciel

Leandro Cravero

Leandro Perucchi

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-power fast Fourier transform hardware architecture combining a split-radix butterfly and efficient adder compressors., , , , , , und . IET Comput. Digit. Tech., 15 (3): 230-240 (2021)A Framework for Crossing Temperature-Induced Timing Errors Underlying Hardware Accelerators to the Algorithm and Application Layers., , , , , , und . IEEE Trans. Computers, 71 (2): 349-363 (2022)An Efficient NLMS-based VLSI Architecture for Robust FECG Extraction and FHR Processing., , , , , und . ICECS, Seite 1-4. IEEE, (2020)Exploiting Partial Distortion Elimination in the Sum of Absolute Differences for Energy-Efficient HEVC Integer Motion Estimation., , , , , , und . SBCCI, Seite 1-6. IEEE, (2018)Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-Vt Transistors with Current and Capacitance Balancing., , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)A power-predictive environment for fast and power-aware ASIC-based FIR filter design., , , , , und . SBCCI, Seite 168-173. ACM, (2017)Improving the Partial Product Tree Compression on Signed Radix-2m Parallel Multipliers., , , , und . NEWCAS, Seite 182-185. IEEE, (2020)Low-Power HEVC 8-point 2-D Discrete Cosine Transform Hardware Using Adder Compressors., , , , , , und . NEWCAS, Seite 309-312. IEEE, (2018)Exploring Motion Vector Cost with Partial Distortion Elimination in Sum of Absolute Differences for HEVC Integer Motion Estimation., , , , , , und . NEWCAS, Seite 1-4. IEEE, (2019)Framework-based arithmetic core generation to explore ASIC-based parallel binary multipliers., , , , und . ICECS, Seite 478-481. IEEE, (2017)