( en | de | ru )

 

Disambiguierung von "Valero, Mateo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analyzing reference patterns in automatic data distribution tools.

, , , , und . Int. J. Parallel Program., 23 (6): 515-535 (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ana Maria Mateo Rosell

Carlos Mateo Balmelli

Mateo Hermel

Alejandro Valero

Silvia Valero

 

Weitere Publikationen von Autoren mit dem selben Namen

Automatic generation of loop scheduling for VLIW., , , und . PACT, Seite 306-309. IFIP Working Group on Algol / ACM, (1995)Dynamic Tolerance Region Computing for Multimedia., , und . IEEE Trans. Computers, 61 (5): 650-665 (2012)A performance evaluation of the multiple bus network for multiprocessor systems., , , , und . SIGMETRICS, Seite 200-206. ACM, (1983)Novel SRAM bias control circuits for a low power L1 data cache., , , , und . NORCHIP, Seite 1-6. IEEE, (2012)Picos: A hardware runtime architecture support for OmpSs., , , , und . Future Gener. Comput. Syst., (2015)Vitruvius+: An Area-Efficient RISC-V Decoupled Vector Coprocessor for High Performance Computing Applications., , , , , , , , , und 14 andere Autor(en). ACM Trans. Archit. Code Optim., 20 (2): 28:1-28:25 (Juni 2023)Profile-guided transaction coalescing - lowering transactional overheads by merging transactions., , , , und . ACM Trans. Archit. Code Optim., 10 (4): 50:1-50:18 (2013)Hardware transactional memory with software-defined conflicts., , , , , , , und . ACM Trans. Archit. Code Optim., 8 (4): 31:1-31:20 (2012)RMS-TM: a comprehensive benchmark suite for transactional memory systems (abstracts only)., , , , , und . SIGMETRICS Perform. Evaluation Rev., 39 (3): 19 (2011)Dynamic Cache Partitioning Based on the MLP of Cache Misses., , , und . Trans. High Perform. Embed. Archit. Compil., (2011)