Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Leakage current analysis in static CMOS logic gates for a transistor network design approach., , und . PATMOS, Seite 107-113. IEEE, (2016)Cell placement on graphics processing units., , , und . SBCCI, Seite 87-92. ACM, (2007)Simultaneous gate sizing and Vt assignment using Fanin/Fanout ratio and Simulated Annealing., , , , und . ISCAS, Seite 2549-2552. IEEE, (2013)Improving placement algorithms by using visualization tools., , , und . NEWCAS, Seite 1-4. IEEE, (2016)Routing-Aware Incremental Timing-Driven Placement., , , , , , , und . ISVLSI, Seite 290-295. IEEE Computer Society, (2016)Simultaneous gate sizing and Vth assignment using Lagrangian Relaxation and delay sensitivities., , , , und . ISVLSI, Seite 84-89. IEEE Computer Socity, (2013)Quadratic placement with single-iteration linear system solver., , und . SBCCI, Seite 109-112. ACM, (2011)Jezz: An Effective Legalization Algorithm for Minimum Displacement., , , und . SBCCI, Seite 19:1-19:5. ACM, (2015)Drive Strength Aware Cell Movement Techniques for Timing Driven Placement., , , , und . ISPD, Seite 73-80. ACM, (2016)Quadratic placement for 3d circuits using z-cell shifting, 3d iterative refinement and simulated annealing., , , und . SBCCI, Seite 220-225. ACM, (2006)