Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Statistical Analysis of Multicore CPUs Operation in Scaled Voltage Conditions., , , und . IEEE Comput. Archit. Lett., 17 (2): 109-112 (2018)Exceeding Conservative Limits: A Consolidated Analysis on Modern Hardware Margins., , , , , , , und . CoRR, (2020)Towards Accurate Performance Modeling of RISC-V Designs., , , und . CoRR, (2021)Soft Error Effects on Arm Microprocessors: Early Estimations Versus Chip., , , , und . Computer, 56 (7): 4-6 (2023)Unveiling difficult bugs in address translation caching arrays for effective post-silicon validation., , , , , , und . ICCD, Seite 544-551. IEEE Computer Society, (2016)DEPTH TOOLKIT: A Web-Based Tool for Designing and Executing Usability Evaluations of E-Sites Based on Design Patterns., , , und . HCI (1), Volume 4550 von Lecture Notes in Computer Science, Seite 453-462. Springer, (2007)Measuring and Exploiting Guardbands of Server-Grade ARMv8 CPU Cores and DRAMs., , , , , , , , , und 2 andere Autor(en). DSN Workshops, Seite 6-9. IEEE Computer Society, (2018)Microprocessor reliability-performance tradeoffs assessment at the microarchitecture level., , , , und . VTS, Seite 1-6. IEEE Computer Society, (2016)Micro-Viruses for Fast System-Level Voltage Margins Characterization in Multicore CPUs., , , , und . ISPASS, Seite 54-63. IEEE Computer Society, (2018)Assessing the Effects of Low Voltage in Branch Prediction Units., , , , und . ISPASS, Seite 127-136. IEEE, (2019)