Autor der Publikation

Average-case technology mapping of asynchronous burst-mode circuits.

, , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (10): 1418-1434 (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Terabit Multiservice Switch.. IEEE Micro, 21 (1): 58-70 (2001)Optimizing average-case delay in technology mapping of burst-mode circuits., , und . ASYNC, Seite 244-260. IEEE Computer Society, (1996)Optimal Clocking and Enhanced Testability for High-Performance Self-Resetting Domino Pipelines., und . ARVLSI, Seite 200-214. IEEE Computer Society, (1999)A heuristic covering technique for optimizing average-case delay in the technology mapping of asynchronous burst-mode circuits., , und . EURO-DAC, Seite 284-289. IEEE Computer Society Press, (1996)A self-timed real-time sorting network., , , , und . ICCD, Seite 427-434. IEEE Computer Society, (1998)A scalable priority queue manager architecture for output-buffered ATM switches., und . ICCCN, Seite 154-160. IEEE, (1999)Timing analysis of asynchronous systems using time separation of events., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (8): 1061-1076 (1999)Practical timing analysis of asynchronous circuits using time separation of events., , und . CICC, Seite 455-458. IEEE, (1998)The Design and Verification of A High-Performance Low-Control-Overhead Asynchronous Differential Equation Solver., , , , und . ASYNC, Seite 140-. IEEE Computer Society, (1997)Speculative Completion for the Design of High-Performance Asynchronous Dynamic Adders., , , und . ASYNC, Seite 210-. IEEE Computer Society, (1997)