( en | de | ru )

 

Disambiguierung von "Pomeranz, Irith"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On diagnosis of pattern-dependent delay faults.

, und . DAC, Seite 59-62. ACM, (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Irith Baumann

Irith Wiegand

Alexander Pomeranz

Irith Bittmann

Irith Bittmann

 

Weitere Publikationen von Autoren mit dem selben Namen

Storage Based Built-In Test Pattern Generation Method for Close-to-Functional Broadside Tests.. IOLTS, Seite 1-4. IEEE, (2020)RETRO: Reintroducing Tests for Improved Reverse Order Fault Simulation.. IEEE Trans. Very Large Scale Integr. Syst., 28 (8): 1930-1934 (2020)On n-detection test sets and variable n-detection test sets fortransition faults., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (3): 372-383 (2000)Multipattern Scan-Based Test Sets With Small Numbers of Primary Input Sequences.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (2): 322-326 (2012)Using Dummy Bridging Faults to Define Reduced Sets of Target Faults., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (10): 2219-2227 (2006)Reverse Low-Power Broadside Tests.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (3): 742-746 (2020)Invisible-Scan: A Design-for-Testability Approach for Functional Test Sequences.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (12): 2357-2365 (2019)On the characterization and efficient computation of hard-to-detect bridging faults., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (12): 1640-1649 (2004)z-Diagnosis: A Framework for Diagnostic Fault Simulation and Test Generation Utilizing Subsets of Outputs., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (9): 1700-1712 (2007)On correction of multiple design errors., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 14 (2): 255-264 (1995)