( en | de | ru )

 

Disambiguierung von "Plosila, Juha"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Path-Based Partitioning Methods for 3D Networks-on-Chip with Minimal Adaptive Routing.

, , , , , und . IEEE Trans. Computers, 63 (3): 718-733 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Martin Juha

Juha Tiihonen

Attila Juhász

Ingolf Juhasz-Böss

Juha Reunanen

 

Weitere Publikationen von Autoren mit dem selben Namen

HIBS - Novel inter-layer bus structure for stacked architectures., , und . 3DIC, Seite 1-7. IEEE, (2011)High-performance on-chip network platform for memory-on-processor architectures., , , , und . ReCoSoC, Seite 1-6. IEEE, (2011)Design space exploration of thermal-aware many-core systems., , , , und . J. Syst. Archit., 59 (10-D): 1197-1213 (2013)Efficient application mapping in resource limited homogeneous NoC-based manycore systems., , und . HPCS, Seite 207-212. IEEE, (2013)Dual Monitoring Communication for Self-Aware Network-on-Chip: Architecture and Case Study., , , und . Int. J. Adapt. Resilient Auton. Syst., 3 (3): 72-91 (2012)Parallel imperialist competitive algorithms., , , , , und . Concurr. Comput. Pract. Exp., (2018)Energy-Efficient Navigation of an Autonomous Swarm with Adaptive Consciousness., , , , und . Remote. Sens., 13 (6): 1059 (2021)Using Ant Colony System to Consolidate VMs for Green Cloud Computing., , , , , , und . IEEE Trans. Serv. Comput., 8 (2): 187-198 (2015)Memory-Efficient On-Chip Network With Adaptive Interfaces., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (1): 146-159 (2012)Semi-Serial On-Chip Link Implementation for Energy Efficiency and High Throughput., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 20 (12): 2265-2277 (2012)