Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 12nm Agile-Designed SoC for Swarm-Based Perception with Heterogeneous IP Blocks, a Reconfigurable Memory Hierarchy, and an 800MHz Multi-Plane NoC.

T. Jia, P. Mantovani, M. dos Santos, D. Giri, J. Zuckerman, E. Loscalzo, M. Cochet, K. Swaminathan, G. Tombesi, J. Zhang, N. Chandramoorthy, J. Wellman, K. Tien, L. Carloni, K. Shepard, D. Brooks, G. Wei, und P. Bose. ESSCIRC, Seite 269-272. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shibashish Giri

Wolfgang Girisch

Joseph Girisch

Philipp Girichidis

Jana Girisch

Weitere Publikationen von Autoren mit dem selben Namen

The MosaicSim Simulator (Full Technical Report).O. Matthews, A. Manocha, D. Giri, M. Orenes-Vera, E. Tureci, T. Sorensen, T. Ham, J. Aragón, L. Carloni, und M. Martonosi. CoRR, (2020)Accelerators and Coherence: An SoC Perspective.D. Giri, P. Mantovani, und L. Carloni. IEEE Micro, 38 (6): 36-45 (2018)SoCProbe: Compositional Post-Silicon Validation of Heterogeneous NoC-Based SoCs.G. Tombesi, J. Zuckerman, P. Mantovani, D. Giri, M. dos Santos, T. Jia, D. Brooks, G. Wei, und L. Carloni. IEEE Des. Test, 40 (6): 64-75 (Dezember 2023)DECADES: A 67mm2, 1.46TOPS, 55 Giga Cache-Coherent 64-bit RISC-V Instructions per second, Heterogeneous Manycore SoC with 109 Tiles including Accelerators, Intelligent Storage, and eFPGA in 12nm FinFET.F. Gao, T. Chang, A. Li, M. Orenes-Vera, D. Giri, P. Jackson, A. Ning, G. Tziantzioulis, J. Zuckerman, J. Tu und 7 andere Autor(en). CICC, Seite 1-2. IEEE, (2023)A Scalable Methodology for Agile Chip Development with Open-Source Hardware Components.M. dos Santos, T. Jia, M. Cochet, K. Swaminathan, J. Zuckerman, P. Mantovani, D. Giri, J. Zhang, E. Loscalzo, G. Tombesi und 8 andere Autor(en). ICCAD, Seite 20:1-20:9. ACM, (2022)Agile SoC Development with Open ESP : Invited Paper.P. Mantovani, D. Giri, G. Guglielmo, L. Piccolboni, J. Zuckerman, E. Cota, M. Petracca, C. Pilato, und L. Carloni. ICCAD, Seite 96:1-96:9. IEEE, (2020)PR-ESP: An Open-Source Platform for Design and Programming of Partially Reconfigurable SoCs.B. Seyoum, D. Giri, K. Chiu, B. Natter, und L. Carloni. DATE, Seite 1-6. IEEE, (2023)Runtime reconfigurable memory hierarchy in embedded scalable platforms.D. Giri, P. Mantovani, und L. Carloni. ASP-DAC, Seite 719-726. ACM, (2019)Accelerators & Security: The Socket Approach.L. Piccolboni, D. Giri, und L. Carloni. IEEE Comput. Archit. Lett., 21 (2): 65-68 (2022)Parallel and Serial Computation in Nanomagnet Logic: An Overview.D. Giri, G. Causapruno, und F. Riente. IEEE Trans. Very Large Scale Integr. Syst., 26 (8): 1427-1437 (2018)

BibSonomy

Disambiguierung von "Giri, Davide"