Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-Power Clock Branch Sharing Double-Edge Triggered Flip-Flop., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (3): 338-345 (2007)Design of Asynchronous Circuits for High Soft Error Tolerance in Deep Submicrometer CMOS Circuits., , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (3): 410-422 (2010)Low-Power Redundant-Transition-Free TSPC Dual-Edge-Triggering Flip-Flop Using Single-Transistor-Clocked Buffer., , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (5): 706-710 (Mai 2023)Ultra-low-voltage Low-power Self-adaptive Static Pulsed Latch., , , , , , und . ASICON, Seite 1-4. IEEE, (2021)Low-Energy Acceleration of Binarized Convolutional Neural Networks Using a Spin Hall Effect Based Logic-in-Memory Architecture., , , , und . IEEE Trans. Emerg. Top. Comput., 9 (2): 928-940 (2021)Contention reduced/conditional discharge flip-flops for level conversion in CVS systems., , und . ISCAS (2), Seite 669-672. IEEE, (2004)A low-power clock frequency multiplier., , und . ISCAS, IEEE, (2006)On the isomorphism of expressions., und . Inf. Process. Lett., 74 (3-4): 97-102 (2000)A Double-Edge Implicit-Pulsed Level Convert Flip-Flop., , , und . ISVLSI, Seite 141-144. IEEE Computer Society, (2004)High-performance and low-power conditional discharge flip-flop., , und . IEEE Trans. Very Large Scale Integr. Syst., 12 (5): 477-484 (2004)